

پژوهشی مهندسی کنفرانس سیستم های هوشمند ایران

۱۳۹۱ اسفند ۱۰۹

((ICIS2013))

11th Iranian Conference on Intelligent Systems

February 27th & 28th, 2013

دانشگاه فراز

پژوهی مهندسی ایران

Intelligent Systems Research Society of Iran

کوایی می سود مطالعه:


“ پیاده سازی و طراحی معماری سخت افزاری برای آشکارسازی گوشه به روش هریس و سنتز آن ”

توسط: حسن توکلی، علیرضا بهراد و محسن عزیز ابادی

دکتر جمشید چشمی

دانشگاه خوارزمی
دکتر جمشید چشمی

بازدهی کنفرانس سیستم های هوشمند ایران



پیاده سازی و طراحی معماری سخت افزاری برای آشکارسازی گوشه به روش هریس و سنتز آن

حسن توکلی^۱، علیرضا بهراد^۲ و محسن عزیز ابادی^۳

^۱دانشگاه شاهد، h.tavakoli@shahed.ac.ir

^۲دانشگاه شاهد، behrad@shahed.ac.ir

^۳دانشگاه شاهد ، m.azizabadi@shahed.ac.ir

چکیده - امروزه علم پردازش تصویر و ویدئو و تکنیک‌های آن در عرصه‌های مختلفی از عرصه‌های فنی گرفته تا اجتماعی کاربردهای ویژه‌ای پیدا کرده است. حجم داده‌های تصویر و ویدئو بالا بوده و به تبع آن حجم عملیات محاسباتی نیز معمولاً زیاد است. بنابراین سرعت پردازش اطلاعات یک تصویر همیشه به عنوان یک پارامتر مهم در طراحی سیستم‌های پردازش تصویر مدنظر بوده است. از این رو استفاده از تکنولوژی‌ها و معماری‌های سخت افزاری و مخصوصاً استفاده از *FPGA*‌ها در پیاده‌سازی الگوریتم‌های پردازش تصویر اجتناب‌ناپذیر می‌باشد. گوشه‌یابی، از جمله یکی از الگوریتم‌های مهم پردازشی در کاربردهایی مثل ردیابی و تطبیق ویژگی و بینایی استربو می‌باشد. در این مقاله یک معماری سخت افزاری جدید برای گوشه‌یابی هریس (*Harris*) معرفی شده و طراحی گام به گام و پیاده‌سازی سخت افزاری و سنتز الگوریتم گوشه‌یابی تشریح می‌شود. به منظور نشان دادن عملکرد الگوریتم ارائه شده نتایج پیاده‌سازی سخت افزاری با نتایج شبیه سازی نرم افزاری در محیط متلب مقایسه شده‌اند.

کلید واژه - پیاده سازی و سنتز سخت افزاری، طراحی معماری سخت افزاری، فیلتر گوسی، گوشه‌یاب هریس

بدلیل خاص منظوره بودن دارای سرعت زیاد تری هستند.

روش‌های مختلفی برای پیاده‌سازی الگوریتم‌های مختلف پردازش تصویر به صورت سخت افزاری پیشنهاد شده است، از جمله این روش‌ها می‌توان به پیاده‌سازی سخت افزاری الگوریتم‌های فیلتر اشاره کرد. علاوه بر این در مقالات متعدد [۴-۲] [کردن تصویر، [۵] دیگری از جمله در مورد پیاده‌سازی تبدیل فوریه دو بعدی و فشرده سازی تصویر و [۶-۱۰] ردیابی و آشکارسازی اشیاء گزارش شده است. [۱۱-۱۲] و ردیابی ستاره [۱۳] و ویدئو گوشه‌یاب‌ها یکی از پرکاربردترین الگوریتم‌های پردازش تصویر و ویدئو بوده که در کاربردهای متعدد بی‌درنگی مانند ردیابی اهداف و تطبیق تصاویر کاربرد دارد.

در این مقاله روش جدیدی برای پیاده سازی گوشه‌یاب هریس و طراحی معماری سخت افزاری آن پیشنهاد شده است. این مقاله در چند بخش ارائه می‌شود: در بخش ۲ الگوریتم گوشه‌یاب هریس به صورت مختصر شرح داده می‌شوند، در بخش ۳ معماری سخت افزاری ارائه شده برای پیاده سازی گوشه‌یاب هریس بررسی می‌شوند. بخش ۴ نتایج پیاده‌سازی‌ها را شامل

۱- مقدمه

عموماً برای طراحی و پیاده‌سازی سخت افزاری دو نوع تکنولوژی وجود دارد: ۱- تکنولوژی‌های پیاده‌سازی سخت افزاری تمام-شخصی (Full custom) که به عنوان مدارهای مجتمع خاص منظوره (ASIC) نیز شناخته می‌شوند و ۲- ادوات سخت افزاری نیمه شخصی (Semi custom) که پردازنده‌های سیگنال دیجیتال (DSP) و *FPGA* جز این دسته می‌باشند [۱]. پردازنده‌های DSP به دلیل عملکرد میکروپروسسوری به صورت یک CPU خاص منظوره و قابل پیکربندی مجدد عمل کرده و عملیات پردازشی را به صورت سریال انجام می‌دهد. بنابراین انجام عملیات پردازش تصویر به صورت موازی با یک DSP امکان پذیر نبوده و باید از چند DSP برای موازی‌سازی استفاده نمود. قابلیت استفاده از تکنولوژی‌های موازی‌سازی و خط‌لوله‌ای باعث افزایش بسیار زیاد سرعت پردازش در سخت افزارهای مبتنی بر *FPGA* و ASIC نسبت به ASIC می‌شود. قابلیت پیکربندی مجدد FPGA‌ها مورد توجه است ولی ادوات