مدل کلی پردازشگرهای جریان داده یا شتاب دهندههای سختافزاری در حوزه ویدئو، تصویر یا صوت شامل دو بخش اصلی ارایه های عظیم ثبات انتقال و المانهای پردازشی است. نمونهای پرکاربرد از این واحدها که منطبق بر مدل کلی پردازشگرهای جریان داده نیز هستند، فیلتر FIR با ساختار DA است که به جای ضرب کنندههای پرمصرف از جمع و شیفت برای انجام عملیات ضرب استفاده میکند. بخش ثبات عمده توان مصرفی پویا این پردازشگرها و فیلترهای FIR را شامل میشود بنابراین کم کردن توان مصرفی المان ذخیرهساز مهم است. از طرف دیگر بررسی ویژگیهای اماری نقش مهمی در طراحی و بهبود پارامترهای اساسی مدار نظیر توان مصرفی و افزایش بازدهی میتواند داشته باشد. به طور نمونه چگالی گذر یکی از پارامترهای اصلی در مصرف توان پویا است. با بررسی چگالی گذر در ورودیهای پردازشگرهای جریان داده مانند تصاویر در این مقاله نشان داده می-شود که این پارامتر در پایگاه داده مورد بررسی در 55 درصد حالات کمتر از 0.5 است. با توجه به تنک بودن سیگنال-های مورد ارزیابی، فلیپفلاپ کم توان در تکنولوژی 65 نانومتر با استفاده از روشهای قطع متناوب کلاک و چند تغذیهای طراحی شده است که مناسب برای استفاده در ارایههای ثبات انتقال پردازشگرهای جریان داده است. با استفادهی همزمان از دو روش قطع متناوب کلاک و چند تغذیهای در ارایهی ثبات انتقال 8 در 5 به کار رفته در فیلتر FIR با ساختار DA، به بهبودی میان 26 تا 86 درصد در توان مصرفی پویا و 84 درصد بهبود در توان مصرفی ایستا میتوان دست یافت.
The general model for hardware accelerators and stream processors in the area of video, image or audio processing is comprised of two major parts of very large array of shift registers and arithmetic elements. A common example of digital signal processing units that fit the general model of data stream processors is the DA-based FIR, which uses add and shifts to perform multiply operations instead of high-cost multipliers. The shift registers are the major dynamic power consumer of data stream processors and FIR Filters, thus reducing the power consumption of the storage elements can contribute to energy efficiency of the whole system. On the other hand, the study of statistical properties can play an important role in the design and improvement of basic circuit parameters such as power consumption and efficiency. For example, transition density (TD) is one of the main parameters in dynamic (or switching) power consumption. By examining the TDs at the inputs of the data stream processors; where the data is a set of images selected from a database, it is shown that the TDs are less than 0.5 in 55 of the inputs. Due to the sparsity of the evaluated signals, a low-power flip flop is designed in 65nm technology by applying clock-gating and multi-vdd methods, which is suitable for use in shift registers. Simultaneous use of two methods of clock-gating and multi-vdd in the 8×5 shift register array can achieve an improvement between 26 to 86 in dynamic and 84 improvement in static power consumption.